PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-037892

(43) Date of publication of application: 07.02.1995

(51)Int.CI.

H01L 21/322 H01L 21/76

(21)Application number : **05-182911**

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

23.07.1993

(72)Inventor: TOMITA HIROSHI


AOKI MASAMI

(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57) Abstract:

PURPOSE: To provide a highly reliable semiconductor device by making it possible to sufficiently remove contamination substance even with a high- temperature short time or lowtemperature short time heat-treatment.

CONSTITUTION: A groove 22 is provided consisting of an element isolation insulating film 4 formed on the surface of a semiconductor substrate and an element region surrounded by this element isolation insulating film 4, is formed so as to pass through the element isolation insulating film 4 and to reach the semiconductor substrate, and is filled with a substance 23 having higher efficiency of collecting impurities within the substrate inside.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平7-37892

(43)公開日 平成7年(1995)2月7日

(51) Int.Cl.6

識別記号 庁内整理番号 FΙ

技術表示箇所

H01L 21/322

P 8617-4M

R 8617-4M

21/76

9169 - 4M

H01L 21/76

審査請求 未請求 請求項の数4 OL (全 12 頁)

(21)出願番号

特願平5-182911

(71)出願人 000003078

株式会社東芝

(22)出願日

平成5年(1993)7月23日

神奈川県川崎市幸区堀川町72番地

(72)発明者 冨田 寛

神奈川県川崎市幸区小向東芝町 1 株式

会社東芝研究開発センター内

(72)発明者 青木 正身

神奈川県川崎市幸区小向東芝町 1 株式

会社東芝研究開発センター内


(74)代理人 弁理士 木村 高久

(54) 【発明の名称】 半導体集積回路装置

(57) 【要約】

【目的】 本発明は、高温短時間、低温短時間の熱処理 でも十分に汚染物質を除去することができるようにし、 信頼性の高い半導体装置を提供する。

本発明では、半導体基板1表面に形成された 【構成】 素子分離絶縁膜4と、この素子分離絶縁膜4で囲まれた 素子領域とから構成され、前記素子分離絶縁膜4を貫通 して前記半導体基板1に到達するように形成され、内部 に基板内不純物収集効率の高い物質23を充填してなる 溝22を具備したことを特徴とする。



【特許請求の範囲】

【請求項1】 半導体基板表面に形成された素子分離絶 縁膜と、この素子分離絶縁膜で囲まれた素子領域とから 構成され、

前記素子分離絶縁膜を貫通して前記半導体基板に到達す るように形成され、内部に金属不純物収集物質が充填さ れてなる溝を具備したことを特徴とする半導体集積回路 装置。

【請求項2】 半導体基板表面に形成された配線層と、 前記半導体基板上に設けられ、前記半導体基板に達する 溝が形成された絶縁膜と、

前記溝を埋め込み、かつ前記半導体基板と直接接するよ うに形成された金属不純物収集物質からなる疑似配線層 とを具備したことを特徴とする半導体集積回路装置。

【請求項3】 半導体基板表面に形成された溝からなる 素子分離領域と、この素子分離領域で囲まれた素子領域 とから構成され、

前記素子分離領域が、前記溝内に側壁絶縁膜を介して金 属不純物収集物質が充填されて構成され、少なくとも前 記溝の一部で前記物質が基板と直接接していることを特 徴とする半導体集積回路装置。

【請求項4】 半導体基板表面に形成された素子分離領 域と、この素子分離領域で囲まれた素子領域とから構成

前記素子領域内に、素子部より深い部分に金属不純物収 集物質が充填され、少なくとも一部でこの物質が基板と 直接接するように構成された溝を具備したことを特徴と する半導体集積回路装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体集積回路装置に 係り、特に素子形成領域から重金属、軽金属などの汚染 物質を効率よく除去するための構造に関する。

[0002]

【従来の技術】近年、半導体集積回路装置は高集積化の 一途を辿っており、その信頼性向上のために電子デバイ ス内部に取り込まれた重金属および軽金属等の不純物を 除去し、電気的特性を高める必要がある。

【0003】すなわち、半導体装置の製造工程中にシリ コン基板内部に導入された重金属汚染は自由電子(正 孔)のトラップ中心を形成したり、pn接合のリークの 原因となり、半導体素子の電気特性を劣化させる。例え ば、シリコン基板内部にFe、Cu、Ni、Auなどの 重金属が導入されるとMOSライフタイムが低下し、D RAMのメモリホールディング時間が短くなる。またゲ ート酸化膜中に導入された金属汚染物は酸化膜の絶縁耐 圧やリーク電流等の電気特性の劣化および欠陥密度の増 大などの原因になることが報告されている。

【0004】このように、重金属汚染は、その電気的特 性の劣化を引き起こし、特にULSIの生産においては 少量の汚染でも素子特性が劣化したり変動したりするた め生産歩留まりを低下させる大きな原因となっている。 【0005】通常このような汚染物質に対して、従来か ら2つの対策が行われてきた。

2

【0006】その1つは生産環境の清浄化をはかること によって、ウェハの汚染を極力減らすという方法であ る。クリーンルーム内のダスト、汚染等を低減する技術 は、ウルトラクリーンテクノロジーとして開発が行われ ている。しかしながら、これらの生産環境の完全な清浄 10 化達成には、時間、コスト等の種々の要因から困難な点 が多い。

【0007】もう1つは、重金属汚染などの汚染物質を 素子形成領域から除去することである。その方法には汚 染物質をウエットあるいはドライエッチングによって除 去する方法とゲッタリングによる除去方法とがある。

【0008】ウェットあるいはドライエッチングによる 不純物除去方法は半導体基板表面の不純物に関しては基 板をエッチングすることなしに除去することができる が、半導体基板中の不純物に関しては半導体基板表面か ら、その汚染物質が含まれる領域まで半導体基板をエッ チングすることによって同時に不純物物質も除去すると いう方法である。半導体基板をエッチングする方法は例 えばHF+HNO3 による酸エッチング、あるいはNH 4 OHなどによるアルカリエッチング、CF4 、NF3 などのガスエッチングなどがある。これらの方法は比較 的容易に半導体基板表面および基板中の汚染物質を除去 することができるが、汚染が生じるプロセスを経る度毎 に、半導体基板表面を削る必要があり、微細加工技術の 発展によって素子間の距離が短くなっているパターン構 30 成上、形成工程中に何度もウェハを削るというのは信頼 性低下の大きな原因となっていた。

【0009】一方、基板のエッチングを必要としないゲ ッタリングによる不純物の除去方法は大きく2つに分け られ、イントリンシックゲッタリング(I G)とエクス トリンシックゲッタリング(EG)とがある。

【0010】イントリンシックゲッタリングは、ウェハ 自体に650~750℃の低温熱処理を加えることによ って、酸素の析出核を形成した後、1000℃以上の高 温熱処理によって酸素析出物を形成し、その周りの歪あ 40 るいは欠陥などに汚染物質を析出させる方法である。ま た、この2ステップ熱処理に先立ち、1200℃程度の 高温熱処理を、表面近傍の素子活性領域内での酸素析出 防止のために行うことも多い。このゲッタリング方法は ウェハ内部の不純物である酸素が必要であり、酸素析出 物形成のための熱処理が重要な意味をもっている。つま り最適な析出状態をつくるため、低温から高温までのす べての熱プロセスにおけるウェハの熱履歴管理が必要に なり、ウェハの転位強度とのかねあいから高度の技術が 必要になる。またCZ結晶ではIG効果が望めるが、酸 素不純物が少ないFZ結晶ではその効果は望めない。

(3)

3

【0011】一方エクストリンシックゲッタリングはウェハの裏面で不純物をゲッタリングするリンゲッタリング、ウェハ裏面がメージゲッタリング、ウェハ裏面ポリシリコンゲッタリングなどがある。

【0012】リンゲッタリングでは、プロセスの最終工程でウェハ裏面からリンを拡散させ、汚染金属をリン拡散領域に析出させることによって、素子の活性領域から重金属を除去するようにしている。リンゲッタリングを行うには、例えばPOC13をリンの原料ガスとして用い、高濃度のリン拡散層を形成するためにウェハを800℃以上の高温にさらす必要がある。

【0013】ウェハ裏面ダメージゲッタリングでは、ウ ェハ裏面に故意に機械的歪を形成する。この結果機械的 歪を核にしてULS I 製造工程において最初の酸化工程 で酸素誘起積層欠陥が発生し、そこに金属不純物が析出 する。機械的歪は、例えば酸化シリコン微粉末をウェハ の裏面に吹き付けることによって形成することができ る。またウェハ裏面ポリシリコンゲッタリングはウェハ の裏面にポリシリコンの膜を堆積させ、そのポリシリコ ンの粒界に金属不純物を析出させる方法である。これら のゲッタリング方法ではゲッタリングサイトがウェハの 裏面に位置するようになっており、これが今後のゲッタ リング技術としては大きな問題となる。つまり今後の半 導体産業においては集積度の観点からみると、ますます 集積度が増し、コストと歩留まりの関係から必然的にシ リコンウェハの大直径化が進みその結果、ウェハの反 り、強度の問題からウェハの厚さが増大する。また高集 積化のために浅い不純物拡散層が必要になり、その結果 として高温熱処理の許容時間が短くなる。あるいはまた 低温熱処理において処理時間を長くするかいずれかの方 法をとらなければならない。したがってウェハ表面近傍 の金属不純物を裏面のゲッタリングサイトまで拡散さ せ、汚染物質を素子形成層から十分に除去することが非 常に困難となっている。

【0014】このような問題からウェハの表面にゲッタリングサイトを形成する必要が生じ、その結果ウェハ表面への高エネルギーイオンを注入することによって、素子形成層から数 μ m 深いところにゲッタリングサイトをつくるフロントサイドゲッタリングが発明された。これらの方法はウェハ表面から数 μ m の範囲内でイオン注入ダメージを発生せしめ、その欠陥に金属不純物を析出させる方法である。しかしこの方法は高エネルギーのイオン注入が必要であり、その結果としてイオンチャンパー内の金属不純物を同時に深いサイトに注入させてしまう。また浅い素子形成領域にも結晶欠陥を与えかねないという問題がある。

【0015】このように高い生産性を得るためのウェハの大直径化に伴うウェハ厚さの増大と超微細素子の開発のためのプロセスの低温化に対しては、現在のゲッタリング方法では金属不純物の汚染物質を十分に除去するこ

4

とができないという問題があった。

[0016]

【発明が解決しようとする課題】このように、プロセス全般の完全な正常化をめざしたウルトラクリーンテクノロジーが進んでも、素子の超微細化により、少量の汚染でも素子特性が低下するため、ゲッタリングによる汚染物質の除去はULSIの製造に不可欠な工程となってくる。したがって、さらなる高度な熱履歴管理を行いIG技術をより完成度の高い技術として確立していく必要がある。しかしながら、今後予想されるウェハの大直径化に伴うウェハ厚さの増大と、超微細素子の開発のためのプロセス温度に低温化という問題に対して、ウェハ表面近傍の金属不純物を裏面のゲッタリングサイトまで拡散させ、汚染物質を素子形成層から除去するという従来のEG技術はまだ十分な対応がなされているとはいえない。

【0017】本発明は、前記実情に鑑みてなされて、高 温短時間、低温短時間の熱処理でも十分に汚染物質を除 去することができるようにし、信頼性の高い半導体装置 を提供することを目的とする。

[0018]

20

40

【課題を解決するための手段】そこで本発明では、半導体基板表面に形成された素子分離絶縁膜と、この素子分離絶縁膜で囲まれた素子領域とから構成され、前記素子分離絶縁膜を貫通して前記半導体基板に到達するように形成され、内部に金属不純物収集物質が充填されてなる構を具備したことを特徴とする。

【0019】また本発明の第2では、半導体基板表面に 形成された配線層と、前記半導体基板上に設けられ、前 記半導体基板に達する溝が形成された絶縁膜と、前記溝 を埋め込み、かつ前記半導体基板と直接接するように形 成された金属不純物収集物質からなる疑似配線層とを具 備したことを特徴とする。

【0020】本発明の第3では、半導体基板表面に形成された構からなる素子分離領域と、この素子分離領域で囲まれた素子領域とから構成され、前記素子分離領域が、前記構内に側壁絶縁膜を介して金属不純物収集物質が充填されて構成され、少なくとも前記構の一部でこの物質が基板と直接接していることを特徴とする。

【0021】本発明の第4では、半導体基板表面に形成された素子分離領域と、この素子分離領域で囲まれた素子領域とから構成され、前記素子領域内に、素子部より不快部分に金属不純物収集物質が充填され、少なくとも一部でこの物質が基板と直接接するように構成された溝を具備したことを特徴とする。

【0022】なお、基板内不純物収集効率の高い物質としては、アモルファスシリコン、ポリシリコン、およびそれらにリンまたはポロンの一方を添加したアモルファスシリコンまたはポリシリコン、リン添加シリケートガラス(PSG)、ボロン添加シリケートガラス(BS

40

5

G)、またはリン・ポロン添加シリケートガラス(BP SG)、Ti, W, Taなどの金属シリサイドのいずれ かあるいはその複合体がある。さらにゲッタリング効果 を高めるために前記膜中のBおよびPの濃度はそれぞれ 10^{20} atoms/cm³ 以上であることが望ましい。

[0023]

【作用】本発明によれば、トレンチ構造の溝あるいは穴 の内部に形成されたゲッタリングサイトが半導体基板表 面に存在するため、金属不純物の除去に必要な金属不純 物の熱拡散時間が短くてすみ、低温熱処理でも金属不純 物を上記ゲッタリングサイトに十分に取り込むことがで きる。また製造プロセスの温度上昇を招くことなく従来 より低温化した場合にも効果は十分に得ることができ る。また裏面にゲッタリングサイトを形成する従来の方 法の場合に比べ、素子領域に近い領域にゲッタリングサ イトを形成することができるため、ゲッタリング効果が 大幅に向上し、信頼性が向上する。

【0024】また、半導体基板表面にゲッタリング層を 形成する高エネルギーイオン注入によるフロントサイド ゲッタリングと比較すると、より加速電圧が低い反応性 イオンエッチングやウェットエッチングにより、トレン チ構造の構あるいは穴をゲッタリングサイトとして形成 するため、汚染および結晶欠陥などのダメージがない。 さらに高エネルギーイオン注入によるフロントサイドゲ ッタリングでは、イオン注入による欠陥がゲッタリング サイトとして働いているため、一旦高温熱処理を施すこ とによって欠陥が回復し、そのゲッタリング効果は低下 する。これに対し、本発明の方法ではゲッタリング効果 を有する物質を基板表面に埋め込んでいるため、それ自 体がなくならない限り、何回熱処理を繰り返しても本質 的にはゲッタリング効果は低下しない。したがってゲッ タリング効果の持続性の観点から見ても極めて有効であ る。例えば、トランジスタとキャパシタとからなるDR AMにおいてはキャパシタ電極の下部にゲッタリング層 を形成することができるため、MOSライフタイムの低 下、メモリホールディング時間の低下等を防止すること ができる。

【0025】なお本発明の第1によれば、上記作用に加 え、素子分離絶縁膜を貫通して半導体基板に到達するよ うに溝を形成しこの内部に基板内不純物収集効率の高い 物質を充填しているため、基板の不要部を利用してお り、これにより素子面積を増大することがない。

【0026】また本発明の第2では、半導体基板表面に 形成される配線層との表面段差を緩和すべく平坦化のた めに設けられる疑似配線層の少なくとも一部を半導体基 板に到達するように形成された基板内不純物収集効率の 高い物質で構成するようにしているため、上記作用に加 え基板の不要部を利用しており、これにより素子面積を 増大することがない。

【0027】本発明の第3では、トレンチを用いた素子

分離構造において、素子分離領域が、溝内に側壁絶縁膜 を介して基板内不純物収集効率の高い物質が充填されて 構成され、少なくとも前記溝の一部でこの物質が基板と 直接接するようにしているため、工数を増大することな く、容易に形成され、絶縁物のみをトレンチに充填した 場合よりも、熱工程におけるストレスが小さく、クラッ クなどの問題もない。

6

【0028】本発明の第4では、素子領域内に、基板内 不純物収集効率の高い物質が素子部より深い部分に充填 され、少なくとも一部でこの物質が基板と直接接するよ うに構成された溝を配設しているため、素子により近接 してゲッタリング物質を配設することができ、よりゲッ タリング効率が向上する。

【0029】例えばゲッタリングサイトとしてポリシリ コンを用いる場合には、金属不純物はポリシリコンの結 晶粒界に速やかにゲッタリングされデバイスの汚染を除 去する。

[0030]

【実施例】以下本発明の実施例について図面を参照しつ つ詳細に説明する。

【0031】図1は本発明の第1の実施例の半導体装置 を示す断面図である。この半導体装置はシリコン基板表 面に形成されたトレンチT内に酸化シリコン膜からなる 側壁絶縁膜8を介して内部にリンドープのポリシリコン からなるゲッタリング層3が充填されゲッタリングサイ ト2として作用するとともに、素子分離領域を構成し、 この素子分離領域で囲まれた領域に素子(図示せず)が 形成されている。

【0032】かかる構成によれば、半導体基板表面に持 30 続性のあるゲッタリングサイトを形成しているため、金 属不純物を除去するのに必要な拡散時間が低温プロセス においても十分に確保される。さらにまたポリシリコン は、酸化シリコンよりもシリコン基板の熱効率に近いた め、熱工程におけるストレスも小さく、クラックなどの 問題もない図2は本発明の第1の実施例の変形例であ り、LOCOS法で形成した素子分離絶縁膜4の底部に あらかじめトレンチを形成し、前記第1の実施例と同様 に酸化シリコン膜からなる側壁絶縁膜8を形成し、内部 にリンドープのポリシリコンからなるゲッタリング層 2 を充填したことを特徴とする。

【0033】この構造では素子分離領域の大きさに応じ てトレンチを細くしたり、図3に示すように太くしたり することができる。

【0034】次に、本発明の第2の実施例として、MO Sデバイスにおけるウェル分離をトレンチによる素子分 離で構成したことを特徴とする。

【0035】まず、図4に示すように半導体基板1表面 に順次n型拡散層6およびp型拡散層7を形成し、さら にレジストパターン5を形成してこれをマスクとし異方 50 性エッチングによりn型拡散層6とp型拡散層7との間

いる。

50

に、基板に到達するようにトレンチTを形成する。

【0036】この後、図5に示すようにトレンチ表面に酸化シリコン膜8を形成する。この酸化シリコン膜は絶縁膜であれば単一あるいは積層の絶縁膜などどのような構造でもよい。

【0037】次に、図6に示すように不要部の酸化シリコン膜8およびトレンチ底部の酸化シリコン膜をエッチング除去する。なお底部の酸かシリコン膜は部分的に除去するようにしてもよい。

【0038】この後図7に示すように全面にアモルファスシリコンからなる充填物質を堆積し、エッチバックを行いトレンチ内部にアモルファスシリコンからなる充填物質を残留せしめゲッタリング層3を形成する(図8)。

【0039】そして、トレンチ上面を酸化して絶縁化しトレンチ分離が完成する(図9)。このように、ゲッタリング効果をもつ充填物質がトレンチ素子分離の底部において直接シリコン基板に接する構造をしているため、 基板中の金属不純物はこの底部から充填物質に捕獲される。

【0040】なお充填物質はトレンチ全体に埋め込む必要はなく、図10に示すように上部にはテトラエトキシシランなどの絶縁膜9を埋め込むなど、他の物質を埋め込むようにしてもよい。

【0041】次に本発明と従来例の裏面EGとによる低温プロセスにおけるゲッタリング能力を一定の処理時間毎に測定した結果を図10に示す。ここでは実施例1のゲッタリングサイト2を有する半導体装置のウェハ表面にFeを強制汚染したウェハについてバルク少数キャリアの再結合寿命の低温熱処理時間による変化を測定した。なお図中、ゲッタリングを施していない場合を比較例3として、従来のEG法である裏面ポリシリコンゲッタリングを行った場合を比較例4として示した。この結果からあきらかなように本発明は600℃の低温においても1時間以内の熱処理によってバルク少数キャリアの再結合寿命が、汚染されていないウェハレベルまで回復している。一方、従来のEGではウェハ裏面にゲッタリングサイトを形成するため、裏面までFeなどの不純物が拡散する必要があるため、拡散時間が長くなる。

【0042】このようにウェハ表面近傍の素子活性領域内の汚染に対しては低温プロセスあるいは高温短時間プロセスにおいて本発明のフロントサイドゲッタリングが極めて有効であることがわかる。

【0043】次に、本発明の第3の実施例として、トレンチ分離による素子分離を用いたものにおいて、トレンチ内部にゲッタリング物質を充填し、トレンチ底部で基板と電気的に接触するようにした半導体装置について説明する。

【0044】この半導体装置は図12に示すように、シリコン基板1表面に形成されたn型シリコン層1W内に

トレンチTが形成され、このトレンチTの内部に側壁絶縁膜8を介してボロンドープのポリシリコン等のゲッタリング物質3を充填し、トレンチ底部で基板1と電気的に接続するようにすると共に、素子分離を行うようにしたことを特徴とする。なおこの素子分離トレンチTで囲まれた素子領域内にゲート絶縁膜11を介して形成されたゲート電極10とソース・ドレイン領域12,13としてのp型拡散層が形成されてMOSFETを構成して

8

10 【0045】この場合も素子分離領域をゲッタリングサイトとして用いているため、表面に近い位置にゲッタリング層を配設することができ、ゲッタリング効果が極めて高い。

【0046】次に、本発明の第4の実施例として、MOSFETとキャパシタとからなるDRAMのキャパシタ底部にゲッタリング層3を形成した例について図13乃至図15の製造工程図を参照しつつ説明する。

【0047】この例ではまず、図13に示すように基板 1表面にLOCOS法により素子分離絶縁膜4を形成し 20 (バッファ酸化膜14で覆われている)、この後窒化シ リコン膜15を介して所望の膜厚の酸化シリコン膜5を CVD法により形成し、これらをパターニングしてマス クとして異方性エッチングを行い、トレンチTを形成す

【0048】次いで図14に示すようにこのトレンチ内にリンドープのポリシリコン層からなるゲッタリング層3を形成する。

【0049】そしてさらに、通常の方法でゲート絶縁膜11を介してゲート電極10を形成するとともに拡散によりソース・ドレイン領域12,13としてのp型拡散層を形成してMOSFETを構成するとともに、該トレンチTの表面を酸化し絶縁膜8Sで被覆してストレージノード電極16、キャパシタ絶縁膜17、プレート電極18を順次積層し、キャパシタを形成する(図15)。ここでソース・ドレイン領域12,13の一方とストレージノード電極16とは電気的に接続するように接触している。なお19は層間絶縁膜である。

【0050】この方法によれば、上述した効果に加え、トレンチエッチングによってトレンチ内部に付着し易い 金属不純物が効率よく除去され、信頼性の高いDRAM を得ることが可能となる。すなわち、キャパシタの下部 にゲッタリングサイトを形成することができるため、MOSライフタイムの低下、DRAMのメモリホールディング時間の低下などを防ぐことが可能となる。

【0051】また、この構造の変形例として図16に示すように、トレンチキャパシタのストレージノードをトレンチの外間に形成された拡散層20で構成した例がある。この場合はトレンチ底部にゲッタリング層3が形成されてゲッタリングサイト2を構成し、トレンチ中間部にはCVD法により酸化シリコン膜9を充填し、ゲッタ

9

リングサイトとトレンチとを絶縁分離して上部にキャパシタが形成されている。この構造によっても上記実施例と同様に信頼性の高いDRAMを得ることが可能となる。

【0052】なお、前記実施例ではトレンチ底部にゲッタリングサイトを形成し、上部にキャパシタを形成した例について説明したが、これに限定されることなく、上部には他の素子を形成してもよいことはいうまでもない。

【0053】次に本発明の第5の実施例として、素子分離絶縁膜4を貫通してゲッタリングサイト2を形成した例について説明する。ここでは図17に示すように、素子分離絶縁膜4を貫通してシリコン1に到達するように形成され、内部に基板内不純物収集効率の高い物質であるリンドープのポリシリコン層からなるゲッタリング層23を充填してなる溝22をゲッタリングサイト2として具備したことを特徴とする。

【0054】まず、製造に際しては、LOCOS法によって、素子分離絶縁膜4を形成した後、フォトリソグラフィによりこの素子分離絶縁膜4を貫通するように溝22を形成する。そしてこの素子分離絶縁膜4に囲まれた素子領域内に素子(ここではMOSFET)を形成するわけであるが、まずゲート酸化膜11およびゲート電極10を形成したのち、リン濃度が 10^{21} atoms/cm³のポリシリコン層23を形成し、これをパターニングしてゲッタリング層23を形成する。ここでこのゲッタリング層23は素子分離絶縁膜4の内部で基板1と直接接触する。またここではゲッタリング層23の表面は素子分離絶縁膜4表面より上にあるが同一平面内にあってもよい。

【0055】そしてソースドレイン領域12,13の形成、層間絶縁膜9の形成、配線層の形成等を経て、完成するが、これらの工程において混入してくる金属不純物はこのゲッタリング層23のポリシリコンの結晶粒界に速やかにゲッタリングされ、デバイス活性領域からは汚染が除去されるため、性能が向上すると共に信頼性が向上する。

【0056】また、構22は、トランジスタから高々数 μm の距離に設けることができるため、低温の熱処理においても十分なゲッタリング効果を得ることができる。さらにまた、熱処理温度が同じであれば短時間でゲッタリングを完了することができるため、製造時間を大幅に短縮することができる。またこのポリシリコンは素子分離絶縁膜4によって絶縁されているため、隣接トランジスタに何等電気的影響を与えることはない。

【0057】なお、この実施例においては、ゲッタリング効果を有する充填剤として、ポリシリコンを用いたが充填剤としては前述したような他の材料でもよく、また充填剤は基板に直接接するように埋め込まれていればよく、溝の形成方法や充填剤の充填方法については適宜選

択可能である。

【0058】次にこの変形例として図18に示すように ゲッタリング層であるポリシリコン層23を溝22の表 面よりもやや下方まで埋め込み、上部を酸化シリコン膜 からなるキャップ層24で被覆するようにしても良い。 【0059】また、図19に示すようにゲッタリングサ イト2を形成する素子分離絶縁膜としてはLOCOS法 で形成したものに限定されることなく、トレンチ分離溝 中の埋め込み酸化膜34中に埋め込むようにしてもよ 10 い。

【0060】さらにまたこの例において、ゲート電極と同一工程でゲッタリング層を形成することができる。その製造工程図を図20万至図23に示す。

【0061】まず、製造に際しては、図20に示すように、シリコン基板1表面に素子分離用のトレンチTを形成しこの内部に埋め込み絶縁膜を形成し、素子分離絶縁膜34とする。

【0062】この後、この素子分離絶縁膜34に囲まれた素子領域内に素子(ここではMOSFET)を形成するわけであるが、まずゲート酸化膜11を形成したのち、フォトリソグラフィによりレジストパターンRを形成しこの素子分離絶縁膜34を貫通するように溝22を形成する(図21)。

【0063】そして図22に示すように、レジストパターンRを除去した後、リン濃度が 10^{21} atoms/cm³ のポリシリコン層を形成する。

【0064】最後に、図23に示すように、これをパターニングしてゲート電極10と同時にゲッタリング層23を形成する。ここでこのゲッタリング層23は素子分30 離絶縁膜4の内部で基板1と直接接触する。

【0065】そしてソースドレイン領域12,13の形成、層間絶縁膜9の形成、配線層の形成、表面保護膜19の形成等を経て、完成するが、これらの工程において混入してくる金属不純物はこのゲッタリング層23のポリシリコンの結晶粒界に速やかにゲッタリングされ、デバイス活性領域からは汚染が除去されるため、性能が向上すると共に信頼性が向上する、このようにしてMOSFETが形成されるが、このポリシリコン層からなるゲッタリング層23は、ゲート電極による段差を緩和する40平坦化用擬似パターンとしても機能し、上層配線の形成を容易にするという機能もかねている。ここでポリシリコンは基板と同電位に固定されるため上層配線に対するノイズの影響などもない。

【0066】さらにまたLOCOS分離によって素子分離絶縁膜を形成する場合においても、ゲート電極と同一工程でゲッタリング層を形成することができる。その製造工程図を図24乃至図27に示す。

【0067】まず、製造に際しては、図24に示すように、シリコン基板1表面にLOCOS法によって、素子分離絶縁膜4を形成し、ゲート絶縁膜11, 11 を形

成した後、フォトリソグラフィによりゲート絶縁膜11上にレジストパターンRを形成する。このレジストパターンRをマスクとして異方性エッチングを用いてゲート絶縁膜11を除去し基板を露出させる(図25)。

【0068】そして図26に示すように、レジストパターンRを除去した後、リン濃度が 10^{21} atoms/cm³ のポリシリコン層10を形成する。

【0069】最後に、これをパターニングしてゲート電極10と同時にゲッタリング層23を形成する。ここでこのゲッタリング層23は素子分離絶縁膜4の内部で基板1と直接接触する。

【0070】そしてソースドレイン領域12,13の形成、層間絶縁膜9の形成、配線層の形成、表面保護膜19の形成等を経て、完成するが、これらの工程において混入してくる金属不純物はこのゲッタリング層23のポリシリコンの結晶粒界に速やかにゲッタリングされ、デバイス活性領域からは汚染が除去されるため、性能が向上すると共に信頼性が向上する。

【0071】さらにまた、図19に示した構造をCMOSに適用した例を図28に示す。ここでも同様にゲート電極10の形成と同時にゲッタリング層23a,bの形成を行うことは可能であるが、CMOSではゲッタリング層をpウェル31およびnウェル32の電位に固定する構造であるため、各ウェル内でのゲッタリング層23a,bは互いに絶縁されている。

【0072】加えて本発明の第6の実施例として図19 に示した構造のゲッタリング層23をウェル電位固定の ためのコンタクト電極として用いた例について説明す る。すなわち図29(a) および(b) に示すように、シリ コン基板1表面のpウェル31内に形成され、素子分離 絶縁膜34で囲まれた素子領域にMOSFETを形成す るに際し、素子分離絶縁膜34内に形成したトレンチ内 にゲッタリング層を形成すると共にこれをコンタクト電 極として用いるようにしたことを特徴とする。ゲート電 極およびゲッタリング層となるポリシリコン層の形成工 程までは図19に示した前記実施例の工程と同様である が、ここではさらにポリシリコン層上にシリサイド層2 5を形成しポリサイド構造にしている。図23乃至図2 7に示した工程とまったく同様にしてゲッタリング層を 形成し、絶縁膜19を形成した後、この絶縁膜19にコ ンタクトホール36を形成し、配線35を形成し、pウ エル31に素子形成領域の回りから均一に電位を付与す るように構成される。ここでシリサイド層を形成したの はポリシリコン層のシート抵抗による電圧降下を避け、 低抵抗化をはかるためである。

【0073】従来pウェル電位を均等に与えるためにウェルの周囲に多数のウェル用コンタクトを設けていたが、この方法によればゲッタリング層で一体的に接続されているためウェル用コンタクトは1つでよく、ウェル用コンタクトの数を激減させ、レイアウト上の自由度を

増加させることができる。

【0074】さらにまた、本発明の第7の実施例として図19に示した構造のゲッタリング層23を積層キャパシタ構造のDRAMに適用した例について説明する。この構造では図30に示すように、MOSFETを形成した後このソースドレイン領域12,13の一方に接続するようにストレージノードコンタクト41を形成してストレージノード電極46を形成する際、同時に素子分離絶縁膜34内にもコンタクト41Gを形成して、このコンタクト41G内にストレージノード電極と同一工程でPドープのポリシリコン層を埋め込み、ゲッタリング層23として用いるようにしたことを特徴とする。この構造ではこのゲッタリング層23上にもストレージノード電極46上と同様にキャパシタ絶縁膜47,プレート電極48を形成し、キャパシタ面積を増大せしめることができる。

12

【0075】このようにして工数を増大することなく、 ゲッタリング効果を高め信頼性の高いDRAMを形成す ることが可能となる。ここで42はピット線コンタク ト、50はピット線である。

【0076】前記実施例ではゲッタリング層をストレージノード電極の形成工程と同時に行ったが、図31に示すようにピット線50の形成と同時に行うようにしてもよい。この場合は最終工程であるピット線形成工程でゲッタリング層を形成するため、平坦化にはより効率的である。さらにまたプレート電極や配線層と同一工程でゲッタリング層を形成するようにすることも可能である。

【0077】なお、本発明の半導体装置は素子分離領域中にゲッタリングサイトを形成することを特徴とするもので、他の構造については何等限定するものではなくさらに上層に種々のデバイスを形成してもよいことはいうまでもない

【0078】また、ゲッタリング層としては単一材料でも複合材料でも良く、本発明の趣旨を逸脱しない範囲で 適宜変更可能である。

[0079]

【発明の効果】以上説明してきたように、本発明によれば、低温熱処理によっても金属不純物を効率よく除去することができ、また短時間でゲッタリングを完了することができ製造時間の短縮化をはかるとともに微細素子構造に必要な低温プロセスにおいても信頼性の高いデバイスを提供することが可能となる。

【図面の簡単な説明】

【図1】本発明の第1の実施例の半導体装置を示す図。

【図2】同半導体装置の変形例を示す図。

【図3】同半導体装置の変形例を示す図。

【図4】本発明の第2の実施例の半導体装置の製造工程を示す図。

【図5】本発明の第2の実施例の半導体装置の製造工程 50 を示す図。

ου

【図6】本発明の第2の実施例の半導体装置の製造工程 を示す図。

【図7】本発明の第2の実施例の半導体装置の製造工程 を示す図。

【図8】本発明の第2の実施例の半導体装置の製造工程 を示す図。

【図9】本発明の第2の実施例の半導体装置の製造工程 を示す図。

【図10】本発明の第2の実施例の半導体装置の変形例 を示す図。

【図11】本発明のゲッタリング方法と従来例のゲッタリング方法における処理時間と再結合寿命との関係を示す図。

【図12】本発明の第3の実施例を示す図。

【図13】本発明の第4の実施例の半導体装置の製造工程を示す図。

【図14】本発明の第4の実施例の半導体装置の製造工程を示す図。

【図15】本発明の第4の実施例の半導体装置の製造工程を示す図。

【図16】本発明の第4の実施例の半導体装置の変形例を示す図。

【図17】本発明の第5の実施例の半導体装置の製造工程を示す図。

【図18】本発明の第5の実施例の半導体装置の変形例 を示す図。

【図19】本発明の第5の実施例の半導体装置の変形例 を示す図。

【図20】本発明の第6の実施例の半導体装置の製造工程を示す図。

【図21】本発明の第6の実施例の半導体装置の製造工程を示す図。

【図22】本発明の第6の実施例の半導体装置の製造工程を示す図。

【図23】本発明の第6の実施例の半導体装置の製造工程を示す図。

【図24】本発明の他の実施例の半導体装置の製造工程

を示す図。

【図25】本発明の他の実施例の半導体装置の製造工程 を示す図。

14

【図26】本発明の他の実施例の半導体装置の製造工程 を示す図。

【図27】本発明の他の実施例の半導体装置の製造工程 を示す図。

【図28】本発明の他の実施例の半導体装置を示す図。

【図29】本発明の第6の実施例の半導体装置を示す

10 図。

【図30】本発明の他の実施例の半導体装置を示す図。

【図31】本発明の他の実施例の半導体装置を示す図。 【符号の説明】

1 S i 基板

2 ゲッタリングサイト

3 ゲッタリング層

4 素子分離絶縁膜

5 CVD酸化膜

6 拡散層

20 7 拡散層

8 側壁絶縁膜

9 絶縁膜

10 ゲート電極

11 ゲート絶縁膜

12 拡散層

13 拡散層

14 酸化膜

15 窒化膜

16 ストレージノード電極

30 18 プレート電極

19 層間絶縁膜

20 拡散層

46 ストレージノード電極


47 キャパシタ絶縁膜

48 プレート電極


49 層間絶縁膜


50 ピット線


【図1】




【図2】









【図29】

